spContent=数字化提供了软件世界的一种标准，使得信息以位（bit，也称比特）的形式在计算机中表示， 并跨越时空传送到全世界，人们才得以过着数字化的生活。课程将从最基础的0、1开始，带你了解什么是逻辑、什么是逻辑函数、如何用数字的语言描述逻辑问题，以及将逻辑功能变为现实。从简单数字电路的分析到较复杂逻辑电路的设计，最终搞清楚比特世界里神奇的数字系统是如何工作的。在获得数字电子技术基础知识的同时，理解数字化生活的基本原理，掌握理论联系实践的基本技能，为深入学习后续电类专业课程夯实基础。该课程负责人主持的线下课程一直配合使用该线上资源进行混合式教学，于2023年获批第二批国家级线上线下混合式一流本科课程。
数字化提供了软件世界的一种标准，使得信息以位（bit，也称比特）的形式在计算机中表示， 并跨越时空传送到全世界，人们才得以过着数字化的生活。课程将从最基础的0、1开始，带你了解什么是逻辑、什么是逻辑函数、如何用数字的语言描述逻辑问题，以及将逻辑功能变为现实。从简单数字电路的分析到较复杂逻辑电路的设计，最终搞清楚比特世界里神奇的数字系统是如何工作的。在获得数字电子技术基础知识的同时，理解数字化生活的基本原理，掌握理论联系实践的基本技能，为深入学习后续电类专业课程夯实基础。该课程负责人主持的线下课程一直配合使用该线上资源进行混合式教学，于2023年获批第二批国家级线上线下混合式一流本科课程。
—— 课程团队
课程概述
《 数字电子技术基础》是电气类、自动化类和电子信息类等专业的一门重要专业基础课程，是理论课与工科专业课之间的桥梁,同时又具有很强的工程性。数字电子技术与模拟电子技术相同也包括电路和系统，不同的是数字系统只有两种可能的状态0和1。课程以范秋华主编的《数字逻辑基础与Verilog HDL》教材为主，该教材以数字逻辑为中心展开，注重基础概念，加强数字系统和 Verilog HDL 相关知识的介绍。尽量做到通俗易懂，帮助学生理解数字系统的概念、原理，掌握现代数字系统 的设计方法，力求满足当前新工科、工程教育专业认证的要求。
《数字电子技术基础》以逻辑代数、门电路、存储电路、逻辑电路的分析与设计为主要内容；课程教学先从两个基础开始讲解，逻辑概念基础、逻辑代数基础，讲解数字电子技术的由来及特点、思维方法；接着是学习组合逻辑电路及其常用模块、现代数字设计方法--硬件描述语言Verilog HDL的描述；然后是半导体存储器、时序逻辑电路及常用时序逻辑电路模块，时序逻辑既是难点又是重点，要结合仿真及实例进行学习；最后是脉冲信号的产生与整形、数模与模数转换。
授课目标
本课程以学生发展为中心，通过理论讲授、虚拟仿真、大作业开放项目等方法，激发学生的内在潜力和学习动力，最终使学生获得数字电子技术的基本工作原理、基本分析方法和基本应用技能等知识，具备分析和设计各种基本逻辑单元、根据实际需求仿真、制作、测试简单数字电路系统的能力，形成一种对知识进行深入研究、探索的高级思维能力及人格素养。
课程大纲
第1章 数字电路基础
课时目标： 本章主要讲述数字技术的基本概念及数字技术的数学基础。正确理解数字信号抗干扰能力、数字电路中的信息表示、数字电路中的信息传输等概念，才能有效地去学习后续内容。各学科的发展都离不开数学，逻辑代数是数字电路的数学基础。数字系统处理的是二值逻辑，用二进制数表示二值逻辑的两种状态，二进制数既可以实现算术运算，也可以实现逻辑运算，其传输、存储、运算都非常方便。与、或、非是三种基本逻辑运算，可以组合成与非、或非、与或非、异或、同或复合运算，并由相应的门电路实现。
1.1.1 绪论
1.1.2 电子技术发展史
1.1.3 数字电子技术的由来
1.1.4 信息的表示及传输
1.1.5 时钟的作用及产生
1.2.1 数制
1.2.2 数制的转换
1.2.3 带符号二进制数的表示
1.2.4 码制及编码
1.3.1 逻辑代数概述
1.3.2 三种基本逻辑运算
1.3.3 复合逻辑运算
1.3.4 逻辑代数公式
1.3.5 逻辑代数定理
第2章 逻辑门
课时目标： 依据组成电路的元器件的特性，实际电路中的电压、电流呈现出连续变化的状态。数字逻辑将实际电压、电流的无限集映射为两个子集，对应两个可能的数：0 和 1，通过逻辑代数描述电路中的二值运算，进行数字逻辑的分析和设计。由于在很大范围内的电压、电流均被表示为同一个二进制数，所以大大避免了元器件的变化及噪声的影响。实现基本逻辑运算的电路称为逻辑门电路（简称逻辑门），用相应的符号表示。 知其然，才能知其所以然，本章从电子电路设计的角度精确描述逻辑门内部是如何工作、如何实现逻辑运算的，包括基本逻辑门和 CMOS 逻辑门。
2.1 门电路概述
2.2.1 PN结
2.2.2 三极管
2.2.3 MOS管
2.3 二极管门电路
2.4.1 TTL反相器
2.4.2 TTL反相器静态输入输出特性
2.4.3 TTL其它类型门电路
2.4.4 OC门
2.5.1 CMOS反相器
2.5.2 其它类型CMOS门电路
2.5.3 OD门和TS门
第3章 逻辑函数及组合逻辑电路
课时目标： 先是介绍了逻辑函数定义及其描述方式。逻辑函数有真值表、逻辑式、逻辑图、波形图等多种描述方法，其中逻辑式又有两种标准形式：最小项之和的形式及最大项之积的形式。根据对偶定理，两种标准形式可以相互转换。小规模逻辑电路实现函数时，需要对逻辑函数进行化简，最简的标准是与或式中乘积项的个数少、每个乘积项的因子数少。化简方法有公式法和卡诺图法，对5个变量以下的逻辑函数使用卡诺图法化简更加直观、简便。具体实现时可以在最简与或式的基础上变换为与非与非式、或非或非式、与或非式等。 最后介绍了适用于小规模组合逻辑电路的分析和设计方法，也即逻辑函数各种表示方法之间的转换。组合逻辑电路的分析是由逻辑图得出真值表，由真值表得出自然语言的描述。组合逻辑电路的设计是先进行逻辑抽象得出真值表，由真值表到逻辑式、再到逻辑图。真值表是用数字语言表达逻辑问题的关键。
3.1.1 逻辑函数及其描述方法
3.1.2 逻辑函数的标准型-最小项之和
3.1.3 逻辑函数的标准型-最大项之积
3.1.4 逻辑函数形式的变换
3.1.5 无关项及具有无关项的逻辑函数的化简
3.2 逻辑函数的化简
3.3 组合逻辑电路的分析
3.4 组合逻辑电路的设计
第4章 常用组合逻辑电路及层次化设计
课时目标： 介绍几种常用的组合逻辑电路：加法器、译码器、数据选择器、编码器、数值比较器，同时进一步加强理解组合逻辑电路的分析与设计方法。目前电路规模越来越大，功能越来越强，这就需要层次化和模块化设计的思想。最后介绍了实际工作中常遇到的竞争-冒险问题及消除竞争-冒险的几种方法。
4.1.1 加法器
4.1.2 超前进位加法器
4.1.3 编码器
4.1.4 优先编码器
4.1.5 译码器
4.1.6 显示译码器
4.1.7 数据选择器
4.1.8 比较器
4.2.1 译码器的级联
4.2.2 译码器实现函数
4.2.3 编码器的级联
4.2.4 数据选择器级联及应用
4.3 组合逻辑电路的竞争与冒险
第5章 Verilog-HDL篇
课时目标： 前面介绍了小规模组合逻辑电路的设计方法，及层次化模块化设计大规模电路的方法还是传统的方法。本章介绍现代数子电子技术设计方法--Verilog HDL，介绍Verilog HDL的基本结构和基本要素，及其数据流描述、行为描述、结构描述三种描述方式。三种描述方式可以单独使用，也可混合使用。Verilog HDL的基本语句有结构说明语句、赋值语句、块语句、条件语句、循环语句等。
5.1.0 Verilog-HDL简介
5.1.1 Verilog-HDL程序基本结构
5.2.1 Verilog-HDL数据类型
5.2.2 Verilog-HDL运算符及表达式
5.1.1 Verilog-HDL赋值及循环语句
5.3.2 Verilog-HDL条件语句
5.3.3 Verilog-HDL结构说明及元件例化语句
第6章 存储记忆器件
课时目标： 本章内容从基本锁存器、门控SR锁存器、D锁存器，再到触发器。然后是SR、D、JK、T和T'触发器的逻辑功能描述。触发器的描述方法有特性表和特性方程、驱动表、状态转换图等。触发器是构成时序逻辑电路的基本器件，需牢记各种触发器的框图，根据框图就可以知道其功能及动作特点。最后介绍存储海量信息的部件--存储器，ROM从掩模ROM、PROM、EPROM、EEPROM到Flash的发展及原理；SRAM和DRAM，最后介绍了存储器容量的扩展及存储器应用。
6.1 概述
6.2.1 SR锁存器
6.2.2 电平触发的触发器
6.2.3 边沿触发的触发器
6.2.4 脉冲触发的触发器
6.3.1 触发器的功能分类
6.3.2 触发器功能的转换
6.4.1 存储器RAM
6.4.2 存储器ROM
6.4.3 存储器的扩展
6.4.4 存储器的应用
6.5 可编程逻辑硬件简介
第7章 常用时序逻辑电路
课时目标： 时序逻辑电路是数字系统中最重要的电路，由记忆器件和组合逻辑电路构成。本章介绍常用时序逻辑电路：寄存器和计数器。寄存器是比较简单的时序逻辑电路，由触发器构成，可以实现数据的寄存及移位。计数器用的非常普遍，常用的有4位二进制计数器、十进制计数器。计数器按内部时钟的连接又分同步和异步计数器。最后介绍了用一个中规模计数器芯片（M<N）或多个计数器芯片级联（M>N）方式实现任意进制计数器的方法、 及常用时序逻辑电路的Verilog HDL程序设计。
7.1.1 寄存器
7.1.2 移位寄存器
7.1.3 移位寄存器的应用
7.2.1 同步二进制计数器-1
7.2.2 同步二进制计数器-2
7.2.3 同步十进制计数器
7.2.4 异步计数器
7.3.1 任意进制计数器-1
7.3.2 任意进制计数器-2
7.3.3 任意进制计数器-3
7.4 移位寄存型计数器
7.5 时序逻辑电路应用
7.6 Verilog-HDL时序逻辑程序实例
第8章 时序逻辑电路及数字系统设计
课时目标： 本章介绍一般时序逻辑电路的分析与设计方法。基于触发器的时序逻辑电路的分析与设计就是各种描述方式的转换。时序逻辑电路的功能描述方式有状态转换图、逻辑方程组、时序图等。 要求掌握基于触发器的一般时序逻辑电路分析与设计的步骤及方法。关于数字系统设计内容参看教材，
8.1 概述
8.2.1 时序逻辑电路的分析-1
8.2.2 时序逻辑电路的分析-2
8.3.1 时序逻辑电路的设计-1
8.3.2 时序逻辑电路的设计-2
8.3.3 时序逻辑电路的设计-3
第9章 脉冲波形的产生及整形
课时目标： 脉冲波形整形是指将其他非矩形形状的周期性信号转换为所要求的矩形脉冲。本章先介绍555定时器的功能，以及如何用555定时器接成施密特触发电路、单稳态电路和多谐振荡电路以获得矩形脉冲。施密特触发电路和单稳态电路是最常用的两种整形电路。自激振荡电路不需要外加触发信号，只要接通电源，就会自动产生矩形脉冲，如多谐振荡电路。
9.0 脉冲波形简介
9.1 555定时器结构及功能
9.2.1 施密特触发电路
9.2.2 555定时器接成施密特触发电路
9.3.1 单稳态触发电路
9.3.2 555定时器接成单稳态触发电路
9.4.1 多谐振荡电路
9.4.2 555定时器接成多谐振荡电路
第10章 模-数和数-模转换器
课时目标： 模数转换和数模转换是计算机智能控制系统中不可或缺的环节，重点掌握模数转换器和数模转换器的基本思想，以及共性问题。介绍了权电阻网络和倒T型电阻网络数模转换器的转换原理、并联比较型、逐次逼近型、双积分型和V-F变换型模数转换器的转换原理；及数模转换器和模数转换器的主要技术指标。
10.0 概述
10.1.1 权电阻网络DAC
10.1.2 倒T型电阻网路DAC
10.1.3 权电流型DAC
10.1.4 具有双极性输出的DAC
10.1.5 DAC的转换精度和速度
10.2.1 ADC转换的原理
10.2.2 并联比较型ADC
10.2.3 反馈比较型ADC
10.2.4 间接AD转换器
展开全部
预备知识
证书要求
为积极响应国家低碳环保政策， 2021年秋季学期开始，中国大学MOOC平台将取消纸质版的认证证书，仅提供电子版的认证证书服务，证书申请方式和流程不变。
电子版认证证书支持查询验证，可通过扫描证书上的二维码进行有效性查询，或者访问 https://www.icourse163.org/verify，通过证书编号进行查询。学生可在“个人中心-证书-查看证书”页面自行下载、打印电子版认证证书。
完成课程教学内容学习和考核，成绩达到课程考核标准的学生（每门课程的考核标准不同，详见课程内的评分标准），具备申请认证证书资格，可在证书申请开放期间（以申请页面显示的时间为准），完成在线付费申请。
认证证书申请注意事项：
1. 根据国家相关法律法规要求，认证证书申请时要求进行实名认证，请保证所提交的实名认证信息真实完整有效。
2. 完成实名认证并支付后，系统将自动生成并发送电子版认证证书。电子版认证证书生成后不支持退费。
参考资料
1. 数字逻辑基础与Verilog HDL，范秋华编著，北京：电子工业出版社，2023
2. 电子技术基础（数字部分 第六版）康华光 高等教育出版社 2014年
3. 阎石主编，数字电子技术基础（第六版），北京：高等教育出版社，2016
4. 数字设计—原理与实践（第4版影印版），John F. Wakerly，高等教育出版社 2007
5. 数字逻辑设计及应用，姜书艳主编，电子科技大学出版社，2014
6. Thomas L. Floyd. Digital Fundamentals (11th edition). Pearson, 2014
浙公网安备 33010802012594号
