信息技术在当今社会发挥着越来越重要的作用，CPU作为核心技术之一，它的结构原理是计算机领域从业人员必备的专业基础知识。课程以行业先进且极具发展潜力的开放RISC-V为CPU设计的目标，从基本的逻辑电路设计开始，逐步构成计算机部件，最终汇聚为CPU。课程配套远程FPGA实验平台，学习者通过浏览器操作云端真实实验板，与慕课平台配合实现完全线上的硬件实验教学。

通过课程的学习和训练，可以基本掌握Verilog/SystemVerilog硬件描述语言，能够用硬件描述语言设计逻辑电路和计算机部件，从设计的角度深刻理解CPU硬件结构和指令系统之间的内在联系，了解计算机的组织结构和工作原理；在完成设计挑战的同时，提升动手能力和分析问题、解决问题的能力，培养自主学习的钻研精神和创新意识，了解芯片行业生态，树立科技强国的使命担当。

本课程采用“范例-任务”教学法，每一个实验项目都经过精心的设计，先给出一个参考范例，再布置一个相关的设计任务，配合视频讲解和演示；实验项目之间环环相扣、循序渐进，像搭积木一样逐渐完成CPU设计。本课程内容可用作《计算机组成原理》、《数字逻辑电路》等课程配套的实验和课程设计；低起点、高落点的实验设计，使得该课程也适用于对CPU感兴趣的社会学习者。

Q :  本课程是完全线上的吗？

A :  本课程的所有教学资料（实验指导、实验材料、辅导视频等）均在网上，实验在远程FPGA实验平台完成，从这个意义上说，是可以完全线上的。同时也有Windows平台的实验软件支持线下实验，实验内容与线上的完全相同。最后的实速测试环节需要在线下进行。

Q :  没有教材吗？

A :  目前没有纸质教材。实验指导等资料在慕课平台、实验平台和开源网站发布。