spContent=本课程团队教师均来自国家级实验教学示范中心，具有丰富的实验教学经验，本课程以典型数字电路为研究对象，精心设计的线上课程内容丰富，有基本数字模块的综合应用、有电子秒表、延时灯、电子贺卡、交通灯的设计实例、有基于Verilog的FPGA设计应用、有电路仿真方法的展示、有电路测试方法的学习引导，还有在电路设计中如何提出问题、发现问题、解决问题的方法讨论。在课程的设计上既重视学生对基础理论知识的认知过程又强调对知识的灵活应用，为学生逐步提高电路应用能力、设计能力和独立思考能力提供了硬件平台与设计指导。
本课程团队教师均来自国家级实验教学示范中心，具有丰富的实验教学经验，本课程以典型数字电路为研究对象，精心设计的线上课程内容丰富，有基本数字模块的综合应用、有电子秒表、延时灯、电子贺卡、交通灯的设计实例、有基于Verilog的FPGA设计应用、有电路仿真方法的展示、有电路测试方法的学习引导，还有在电路设计中如何提出问题、发现问题、解决问题的方法讨论。在课程的设计上既重视学生对基础理论知识的认知过程又强调对知识的灵活应用，为学生逐步提高电路应用能力、设计能力和独立思考能力提供了硬件平台与设计指导。
—— 课程团队
课程概述
课程特色：
1 、教学视频内容丰富，实验教学特色鲜明。
2、测验类型多样，知识点及能力训练全面覆盖。
3、实验内容与教学顺序精心安排，利于激发学习兴趣。
4、硬件设计结合仿真应用，增加线上学习可行性。
5、课程考评标准明确，科学评价学习成效。
6、线上课程讨论区利用充分。
课程内容：
课程内容分为基于集成模块的硬件电路设计和基于Verilog的FPGA电路设计两大类，并具有与线上课程配套的新形态教材。课程打破传统实验顺序，第一个实验就做电子秒表的整体实验，教师引导分析设计方案获得所需各模块的输入输出特点，进而要求学生完整设计电子秒表整体电路并测试。通过获得整体设计体验后产生兴趣，继而在后续对分解后的功能模块逐个研究并拓展应用。基于FPGA的电路设计部分，则采用由浅及深的内容设置，覆盖基本FPGA设计方法，用FPGA设计电子秒表结束。整个课程内容前后衔接相辅相成，形成了始于秒表又终于秒表的设计体验，既实现了不同设计方法的对比，也丰富了学生的设计方法与经验。
授课目标
目标1：实验方案设计能力培养。使学生能够运用数字逻辑电路原理研究和分析设计目标，制定多种实现方案，达到设计要求。
目标2： 仪器使用及与测试分析总结方法培养。能够运用常用电子仪器设备，针对不同实验设计要求的实验方案。熟练掌握对实验系统的测试及分析方法、数据处理方法以及实验结论的表达方法，撰写规范的设计报告。
目标3： 运用FPGA以及仿真工具进行设计的能力培养。掌握利用基于verilog的FPGA以及仿真工具进行电路设计的方法，进行多种方案比较，掌握分析实际硬件设计与仿真结果之间关系的能力。
课程大纲
电子秒表-电子秒表电路设计
课时目标：掌握时钟产生电路设计、掌握启动和停止电路设计。掌握电子秒表电路的设计原理，掌握各部分电路的连接以及测试方法。
电子秒表-异步计数器
课时目标：掌握异步2-5-10进制计数器的应用，掌握异步2-6分频计数器的应用，掌握静态显示译码电路的应用
555集成定时器的应用-多谐振荡器
课时目标：掌握555定时器使用方法及工作原理；熟悉多谐振荡器的工作特点和典型应用；掌握555定时器构成多谐振荡器电路的方法；掌握定时元件R、C与脉冲周期与宽度的关系。了解电子贺卡圣诞树的设计。
555集成定时器的应用-单稳态触发器与施密特触发器
课时目标：掌握555定时器使用方法及工作原理；熟悉施密特触发器、单稳态触发器的工作特点和典型应用；掌握555定时器构成单稳态触发器、施密特触发器的原理以及参数测试方法。
触发器实现波形整形及脉冲延时的研究-单稳态触发器
课时目标：掌握使用集成门电路构成单稳态触发器的基本方法。了解集成单稳态触发器的使用。掌握微分输入电路和微分定时电路的应用，掌握单稳态触发器在电路中的延时与定时作用。
数据选择和译码显示
课时目标：掌握双4选1数据选择器的功能和应用方法。掌握二进制译码器的输入输出特点以及应用、掌握七段显示译码器及数码管的功能和使用方法。掌握二进制计数器的输出波形时序测试方法以及应用。了解利用数据选择器和译码器等进行数据动态显示的原理以及电路设计方法。掌握设计基于数选电路的简易交通灯电路。
触发器实现波形整形及脉冲延时的研究-施密特触发器
课时目标：掌握使用集成门电路构成施密特触发器的基本方法。了解集成施密特触发器的使用。掌握施密特触发器在波形整形电路中的作用。
数字电路综合实验总结
课时目标：掌握数字电路实验的方法与技能，了解数字电路的综合应用方法。
数字电路综合实验考核
课时目标：通过一道设计题目，掌握数字电路实验的方法与技能，掌握常用组合与时序逻辑电路的综合应用方法。
基于Verilog的FPGA 应用初步
课时目标：FPGA设计及FPGA开发板资源；Vivado设计开发FPGA流程；FPGA实现门电路构成的组合逻辑电路。
基于Verilog的数码管显示译码器的实现
课时目标：学习7段数码管的显示原理及程序设计，学习显示译码器的设计；进一步熟悉Vivado设计开发流程中的功能仿真方法观测仿真波形。
基于Verilog的计数器、分频器、定时器的设计与实现
课时目标：基本模16计数器设计、仿真、下载；带同步清零端的模16计数器设计、下载；利用修改计数值来改变模值的n位计数器设计；周期为1秒的脉冲信号设计、下载；产生频率为1KHz的脉冲信号，约束输出至I/o端口，用示波器实测波形。将周期为1秒的脉冲信号作为模10计数器时钟，将计数结果（0-9）显示在最右端的1位数码管上。
基于Verilog的数码管动态显示与IP核的应用
课时目标：实现3位数码管动态显示“789”并生成3位动态显示IP核；生成显示数据可以外输入的6位数码管动态显示IP核；调用IP核并在数码管上显示“012345”。
基于Verilog的矩阵键盘原理及按键消抖程序设计
课时目标：学习矩阵键盘的设计以及使用原理；学习按键消抖基本原理以及使用；将行列式按键中的键KEY0直接作为12位2进制计数器cnt2的时钟，将结果显示在6位数码管左3位上；同时将行列式按键中的键KEY0经过消抖后作为12位2进制计数器cnt1的时钟，将结果显示在6位数码管右3位上；大约每个1秒按下一次按键，观测两个计数器的输出情况，对比观察按键消抖前与消抖后作为12进制计数器时钟时对计数器的影响。
基于Verilog的状态机控制流水灯设计
课时目标：基础内容： 设计分频电路，可以点亮一个LED等。挑战任务：设计状态机，可以控制一个流水灯，流水灯具有不同变化序列。
基于Verilog的计数器的级联
课时目标：计数器的级联基础内容：设计一个三位8421BCD码的同步加法计数器，在右边的三个数码管上显示000~999，个位在最右边，下载到开发板上验证。具体要求：计数器须由3个模10计数器同步级联构成，按键控制启动/停止，按键上拨时启动电路工作，按键下拨时电路暂停，异步清零（低电平有效），按键下拨时实现计数器清零，上拨时清零失效。 挑战任务：设计并实现一个具有倒计时功能的定时器，定时时间是30 s，能以数字形式显示剩余时间。定时器按递减方式计时，每隔1 s，定时器减1；当定时器递减计时到0（即定时时间到）时，在最右边两个数码管上显示00 ，要求计数器同步级联，按键控制启动/停止，异步清零，下载到开发板上验证。
基于Verilog的电子秒表设计
课时目标：基础任务：计时范围从00分00.00秒到59分59.99秒；能完成复位、启动/暂停功能。复位开关让秒表复位归零；启动/暂停开关上拨让秒表计时；在秒表正常运行的情况下，如果下拨启动/暂停开关，秒表暂停计时。显示工作方式：用6位七段数码管显示读数。挑战任务：增加其他功能可自由发挥，如能实现有加分。
展开全部
预备知识
数字逻辑设计
模拟电路
常用仪器使用
基于Verilog的FPGA设计方法
证书要求
为积极响应国家低碳环保政策， 2021年秋季学期开始，中国大学MOOC平台将取消纸质版的认证证书，仅提供电子版的认证证书服务，证书申请方式和流程不变。
电子版认证证书支持查询验证，可通过扫描证书上的二维码进行有效性查询，或者访问 https://www.icourse163.org/verify，通过证书编号进行查询。学生可在“个人中心-证书-查看证书”页面自行下载、打印电子版认证证书。
完成课程教学内容学习和考核，成绩达到课程考核标准的学生（每门课程的考核标准不同，详见课程内的评分标准），具备申请认证证书资格，可在证书申请开放期间（以申请页面显示的时间为准），完成在线付费申请。
认证证书申请注意事项：
1. 根据国家相关法律法规要求，认证证书申请时要求进行实名认证，请保证所提交的实名认证信息真实完整有效。
2. 完成实名认证并支付后，系统将自动生成并发送电子版认证证书。电子版认证证书生成后不支持退费。
参考资料
1、数字系统实验（综合设计篇）ISBN:978-7-5647-9490-3，主编：李庆嵘 副主 编：李雷 陈瑜 电子科技大学出版社，2021年12月
2、数字设计—原理与实践（第4版），John F. Wakerly，林生 等译，机械工业出版社，2007
3、全国大学生电子设计竞赛网站https://www.nuedc.com.cn/
4、21ic中国电子网https://www.21ic.com/
5、EDN电子技术设计https://www.ednchina.com/
6、 《电子技术应用实验教程》综合设计篇 陈瑜主编 电子科技大学出版社 第1版 2016年9月
常见问题
Q : 单元测试和单元作业提交的时间截止以后还能在进行测试吗？
A : 可以将测试作为练习，但不能再把得分计入成绩了。
Q : 单元作业中的题目计分是由学生互评的，如果没有参加互评如何计算分数？
A : 1.作业互评最少个数为5个，,提交作业人数要大于最少个数互评功能才能启动。
2.互评完成度的奖惩计分规则为：未参与互评的学生将给与所得分数的60%，未完成互评的学生将给与所得分数的80%，全部完成互评的学生将给与所得分数的100%
备注：学生作业成绩为作业各计分项去掉最小和最大值后的平均值之和。
浙公网安备 33010802012594号
