随着集成电路的大规模的应用,传统的设计方式已经不能满足人们的需求,所以一种以EDA软件为平台,用Verilog HDL语言为工具,对大规模的集成电路进行开发与应用。从而实现硬件电路软件化。通过对该课程的学习,可以熟练掌握对FPGA或CPLD的开发。同时可以从事与之相关工作。
选修该课程的学生必须在给定的时间内上完该课程的指定的章节。上课记录作为平时成绩,占总平的40%,期末考试形式为开卷形式,占总平的60%
由高教社联手网易推出,让每一个有提升愿望的用户能够学到中国知名高校的课程,并获得认证。
网上有害信息举报(涉未成年人):网站 https://www.12377.cn 邮箱(涉未成年人) youdao_jubao@rd.netease.com
粤B2-20090191-26 | 京ICP备12020869号-2 | 京公网安备44010602000207 ©2014-2024 icourse163.org
浙公网安备 33010802012594号